首页 > 科技 > 电子技术 > EDA(电子辅助设计)

Cadence高速PCB设计实战攻略（配视频教程）

作译者：李增,林超文,蒋修国

出版时间：2016-05 千字数：1062 版次：01-01 页数：664

开本：16开装帧： I S B N ：9787121285028

换版：

纸质书定价：￥99.0

库存:有

分享到：

共有图书评论0条【查看评论摘要】

看了又看

{{data.bookName}}

￥{{data.price}}

内容简介

前言

上架建议

作者简介

编辑推荐

音视频专区

第1章原理图OrCAD Capture CIS
1.1OrCAD Capture CIS基础使用
1.1.1新建Project工程文件
1.1.2普通元件放置方法（快捷键P）
1.1.3Add library增加元件库
1.1.4Remove Library移除元件库
1.1.5当前库元件的搜索办法
1.1.6使用Part Search 选项来搜索
1.1.7元件的属性编辑
1.1.8放置电源和GND的方法
1.2元件的各种连接办法
1.2.1同一个页面内建立互连线连接
1.2.2同一个页面内NET连接
1.2.3无电气连接的引脚，放置无连接标记
1.2.4不同页面间建立互连的方法  
1.2.5总线的使用方法
1.2.6总线中的说明
1.3浏览工程及使用技巧
1.3.1Browse的使用方法
1.3.2浏览 Parts元件
1.3.3浏览 Nets
1.3.4利用浏览批量修改元件的封装
1.4常见的基本操作办法
1.4.1选择元件
1.4.2移动元件
1.4.3旋转元件
1.4.4镜像翻转元件
1.4.5修改元件属性
1.4.6放置文本和图形
1.5创建新元件库
1.5.1创建新的元件库
1.5.2创建新的库元件
1.5.3创建一个Parts的元件
1.5.4创建多个Parts的元件
1.5.5一次放置多个Pins，Pin Array命令
1.5.6低电平有效PIN名称的写法 
1.5.7利用New Part Creation Spreadsheet创建元件
1.5.8元件库的常用编辑技巧
1.5.9Homogeneous 类型元件画法
1.5.10Heterogeneous 类型元件画法
1.5.11多Parts使用中出现的错误
1.5.12解决办法
1.6元件增加封装属性
1.6.1单个元件增加Footprint 属性
Cadence高速PCB设计实战攻略(配视频教程)目录1.6.2元件库中添加Footprint 属性，更新到原理图
1.6.3批量添加Footprint 属性
1.7相应的操作生成网络表相关内容
1.7.1原理图编号
1.7.2进行DRC 检查
1.7.3DRC警告和错误 
1.7.4统计元件PIN数
1.8创建元件清单 
1.8.1标准元件清单
1.8.2Bill of Material 输出
第2章Cadence的电路设计流程
2.1Cadence 板级设计流程
2.1.1原理图设计阶段
2.1.2PCB设计阶段
2.1.3生产文件输出阶段
2.2Allegro PCB 设计流程
2.2.1前期准备工作
2.2.2PCB板的结构设计
2.2.3导入网络表
2.2.4进行布局、布线前的仿真评估
2.2.5在约束管理中建立约束规则
2.2.6手工布局及约束布局
2.2.7手工进行布线或自动布线
2.2.8布线完成以后进行后级仿真
2.2.9网络、DRC检查和结构检查
2.2.10布线优化和丝印
2.2.11输出光绘制板
第3章工作界面介绍及基本功能
3.1Allegro PCB Designer启动
3.2软件工作的主界面
3.3鼠标的功能
3.4鼠标的Stroke功能
3.5Design parameters命令的Display选项卡
3.6Design parameters命令的Design选项卡
3.7Design parameters命令的Text选项卡
3.8Design parameters命令的Shape选项卡
3.9Design parameters命令的Flow planning选项卡
3.10Design parameters命令的Route选项卡
3.11Design parameters命令的Mfg Applications选项卡
3.12格点设置
3.13Allegro中的层和层设置
3.14PCB叠层
3.15层面显示控制和颜色设置
3.16Allegro 常用组件
3.17脚本录制
3.18用户参数及变量设置
3.19快捷键设置
3.20Script脚本做成快捷键
3.21常用键盘命令
3.22走线时用快捷键改线宽
3.23定义快捷键换层放Via
3.24系统默认快捷键
3.25文件类型介绍
第4章焊盘知识及制作方法
4.1元件知识
4.2元件开发工具
4.3元件制作流程和调用
4.4获取元件库的方式
4.5PCB正片和负片
4.6焊盘的结构
4.7Thermal Relief和Anti Pad
4.8Pad Designer 
4.9焊盘的命名规则
4.10SMD表面贴装焊盘的制作
4.11通孔焊盘的制作（正片）
4.12制作Flash Symbol
4.13通孔焊盘的制作（正负片）
4.14DIP元件引脚尺寸和焊盘尺寸的关系
4.15SMD元件引脚尺寸和焊盘尺寸的关系
4.16SMD分立元件引脚尺寸和焊盘尺寸的关系
4.17常用的过孔孔径和焊盘尺寸的关系
4.18实例：安装孔或固定孔的制作
4.19实例：自定义表面贴片焊盘
4.20实例：制作空心焊盘
4.21实例：不规则带通孔焊盘的制作
第5章元件封装命名及封装制作
5.1SMD分立元件封装的命名方法
5.2SMD IC芯片的命名方法
5.3插接元件的命名方法
5.4其他常用元件的命名方法
5.5元件库文件说明
5.6实例：0603电阻封装制作
5.7实例：LFBGA100封装
5.8利用封装向导制作msop8封装
5.9实例：插件电源插座封装制作
5.10实例：圆形锅仔片封装制作
5.11实例：花状固定孔的制作办法
5.12实例：LT3032 DE14MA封装制作
第6章电路板创建与设置
6.1电路板的组成要素
6.2使用向导创建电路板
6.3手工创建电路板
6.4手工绘制电路板外框Outline
6.5板框倒角
6.6创建允许布线区域Route Keepin
6.7创建元件放置区域Package Keepin
6.8用Z-Copy创建Route Keepin和Package Keepin
6.9创建和添加安装孔或定位孔
6.10导入DXF板框
6.11尺寸标注
6.12Cross-section
6.13设置叠层结构
第7章Netlist网络表解读及导入
7.1网络表的作用
7.2网络表的导出，Allegro方式
7.3Allegro方式网络表解读
7.4网络表的导出，Other方式
7.5Other方式网络表解读
7.6Device文件详解
7.7库路径加载
7.8Allegro方式网络表导入
7.9Other方式网络表导入
7.10网络表导入常见错误和解决办法
第8章PCB板的叠层与阻抗
8.1PCB层的构成
8.2合理确定PCB层数
8.3叠层设置的原则
8.4常用的层叠结构
8.5电路板的特性阻抗
8.6叠层结构的设置
8.7Cross Section中的阻抗计算
8.8厂商的叠层与阻抗模板
8.9Polar SI9000阻抗计算
第9章电路板布局
9.1PCB布局要求
9.1.1可制造性设计(DFM)
9.1.2电气性能的实现
9.1.3合理的成本控制
9.1.4美观度
9.2布局的一般原则
9.3布局的准备工作
9.4手工摆放相关窗口的功能
9.5手工摆放元件
9.6元件摆放的常用操作
9.6.1移动元件
9.6.2移动（Move）命令中旋转元件
9.6.3尚未摆放时设置旋转
9.6.4修改默认元件摆放的旋转角度
9.6.5一次进行多个元件旋转
9.6.6镜像已经摆放的元件
9.6.7摆放过程中的镜像元件
9.6.8右键Mirror镜像元件
9.6.9默认元件摆放镜像
9.6.10元件对齐操作
9.6.11元件位置交换Swap命令
9.6.12Highlight和Dehighlight
9.7Quick Place窗口
9.8按Room摆放元件
9.8.1给元件赋Room属性
9.8.2按Room摆放元件
9.9原理图同步按Room摆放元件
9.10按照原理图页面摆放元件
9.11Capture和Allegro的交互布局
9.12飞线Rats的显示和关闭
9.13SWAP Pin 和Function功能
9.14元件相关其他操作
9.14.1导出元件库
9.14.2更新元件（Update Symbols）
9.14.3元件布局的导出和导入
9.15焊盘Pad的更新、修改和替换
9.15.1更新焊盘命令
9.15.2编辑焊盘命令
9.15.3替换焊盘命令
9.16阵列过孔（Via Arrays）
9.17模块复用
第10章Constraint Manager约束规则设置
10.1约束管理器（Constraint Manager）介绍
10.1.1约束管理器的特点
10.1.2约束管理器界面介绍
10.1.3与网络有关的约束与规则
10.1.4物理和间距规则
10.2相关知识
10.3布线DRC及规则检测开关
10.4修改默认约束规则
10.4.1修改默认物理约束Physical
10.4.2修改过孔Vias约束规则
10.4.3修改默认间距约束Spacing
10.4.4修改默认同网络间距约束Same Net Spacing
10.5新建扩展约束规则及应用
10.5.1新建物理约束Physical及应用
10.5.2新建间距约束Spacing及应用
10.5.3新建同网络间距约束Same Net Spacing及应用
10.6Net Class的相关应用
10.6.1新建Net Class
10.6.2Net Class内的对象编辑
10.6.3对Net Class添加Physical约束
10.6.4Net Class添加Spacing约束
10.6.5Net Class-Class间距规则
10.7区域约束规则
10.8Net属性
10.9DRC
10.10电气规则
10.11电气布线约束规则及应用
10.11.1连接（Wiring）约束及应用
10.11.2过孔（Vias）约束及应用
10.11.3阻抗（Impedance）约束及应用
10.11.4最大/最小延迟或线长约束及应用
10.11.5总线长（Total Etch Length）约束及应用
10.11.6差分对约束及应用
10.11.7相对等长约束及应用
第11章电路板布线
11.1电路板基本布线原则
11.1.1电气连接原则
11.1.2安全载流原则
11.1.3电气绝缘原则
11.1.4可加工性原则
11.1.5热效应原则
11.2布线规划
11.3布线的常用命令及功能
11.3.1Add Connect增加布线
11.3.2Add Connect右键菜单
11.3.3调整布线命令Slide
11.3.4编辑拐角命令Vertex
11.3.5自定义走线平滑命令Custom smooth
11.3.6改变命令Change
11.3.7删除布线命令Delete
11.3.8剪切命令Cut
11.3.9延迟调整命令Delay Tuning
11.3.10元件扇出命令Fanout
11.4差分线的注意事项及布线
11.4.1差分线的要求
11.4.2差分线的约束
11.4.3差分线的布线
11.5群组的注意事项及布线
11.5.1群组布线的要求
11.5.1群组布线
11.6布线高级命令及功能
11.6.1Phase Tune 差分相位调整
11.6.2Auto-interactive Phase Tune 自动差分相位调整
11.6.3Auto Interactive Delay Tune 自动延迟调整
11.6.4Timing Vision命令
11.6.5Snake mode蛇形布线
11.6.6Scribble mode草图模式
11.6.7Duplicate drill hole过孔重叠检查
11.7布线优化Gloss
11.8时钟线要求和布线
11.8.1时钟线要求
11.8.2时钟线布线
11.9USB接口设计建议
11.9.1电源和阻抗的要求
11.9.2布局与布线
11.10HDMI接口设计建议
11.11NAND Flash 设计建议
第12章电源和地平面处理
12.1电源和地处理的意义
12.2电源和地处理的基本原则
12.2.1载流能力
12.2.2电源通道和滤波
12.2.3分割线宽度
12.3内层铺铜
12.4内层分割
12.5外层铺铜
12.6编辑铜皮边界
12.7挖空铜皮
12.8铜皮赋予网络
12.9删除孤岛
12.10合并铜皮
12.11铜皮属性设置
12.11.1Shape fill选项卡
12.11.2Void controls选项卡
12.11.3Clearances 选项卡
12.11.4Thermal relief connects选项卡
第13章制作和添加测试点与MARK点
13.1测试点的要求
13.2测试点的制作
13.2.1启动工具
13.2.2设置测试点参数
13.2.3保存焊盘文件
13.3自动加入测试点
13.3.1选择命令
13.3.2Preferences功能组的参数设置
13.3.3Padstack Selection选项卡（指定测试点）
13.3.4Probe Types选项卡（探针的类型）
13.3.5Testprep Automatic自动添加测试点
13.3.6添加测试点
13.3.7查看测试点报告
13.4手动添加测试点
13.4.1手动添加测试点命令
13.4.2手动执行添加
13.4.3修改探针图形
13.5加入测试点的属性
13.6Mark点制作规范
13.7Mark点的制作与放置
第14章元件重新编号与反标
14.1部分元件重新编号
14.2整体元件重新编号
14.3用PCB文件反标
14.4使用Allegro网络表同步
第15章丝印信息处理和BMP文件导入
15.1丝印的基本要求
15.2字号参数调整
15.3丝印的相关层
15.3.1Components元件属性显示
15.3.2Package Geometry元件属性显示
15.3.3Board Geometry丝印属性显示
15.3.4Manufacturing丝印属性显示
15.4手工修改元件编号
15.4.1修改元件编号方法1
15.4.2修改元件编号方法2
15.4.3手工修改元件编号中出现的问题
15.5Auto Silkscreen生成丝印
15.5.1打开Auto Silkscreen窗口
15.5.2设置参数
15.5.3执行命令
15.6手工调整和添加丝印
15.6.1统一丝印字号
15.6.2丝印位置调整
15.6.3翻板调整Bottom丝印
15.6.4丝印画框区分元件
15.6.5添加丝印文字
15.7丝印导入的相关处理
15.7.1增加中文字
15.7.2增加Logo
第16章DRC错误检查
16.1Display Status
16.1.1执行命令弹出窗口
16.1.2Symbols and nets
16.1.3Shapes 铜皮图形的状态显示
16.1.4Dynamic fill
16.1.5DRCs 状态报告
16.1.6Statistics统计的显示
16.2DRC错误排除
16.2.1线到线的间距错误
16.2.2线宽的错误
16.2.3元件重叠的错误
16.3报告检查
16.3.1Reports查看报告
16.3.2Quick Reports查看报告
16.3.3Database Check 
16.4常见的DRC错误代码
第17章Gerber光绘文件输出
17.1Gerber文件格式说明
17.1.1RS-274D 
17.1.2RS-274X
17.2输出前的准备
17.2.1Design Parameters检查
17.2.2铺铜参数检查
17.2.3层叠结构检查
17.2.4Status窗口DRC的检查
17.2.5Database Check
17.2.6设置输出文件的文件夹和路径
17.3生成钻孔数据
17.3.1钻孔参数的设置
17.3.2自动生成钻孔图形
17.3.3放置钻孔图和钻孔表
17.3.4生成钻孔文件
17.3.5生成NC Route文件
17.4生成叠层截面图
17.5Artwork参数设置
17.5.1Film Control选项卡
17.5.2General Parameters选项卡
17.6底片操作与设置
17.6.1底片的增加操作
17.6.2底片的删除操作
17.6.3底片的修改操作
17.6.4设置底片选项
17.7光绘文件的输出和其他操作
17.7.1光绘范围（Photoplot Outline）
17.7.2生成 Gerber文件
17.7.3经常会出现的两个警告
17.7.4向工厂提供文件
17.7.5Valor检查所需文件
17.7.6SMT所需坐标文件
17.7.7浏览光绘文件
17.7.8打印PDF
第18章电路板设计中的高级技巧
18.1团队合作设计
18.1.1团队合作设计流程
18.1.2使能Team Design
18.1.3创建设计区域 Create Partitions
18.1.4查看划分区域
18.1.5接口规划GuidePort
18.1.6设计流程管理
18.2数据的导入和导出
18.2.1导出Sub Drawing文件
18.2.2导入Sub Drawing文件
18.2.3导出和导入丝印文件
18.2.4导出和导入Tech File文件
18.3电路板拼板
18.3.1测量电路板的尺寸
18.3.2使用Copy命令复制对象
18.3.3丝印编号的创建
18.3.4出现DRC错误的问题
18.3.5拼板增加工艺边
18.3.6拼板增加Mark
18.4设计锁定
18.5无焊盘功能
18.6模型导入和3D预览
18.6.1Step模型库路径的设置
18.6.2Step模型的关联
18.6.3实例调整Step位置关联
18.6.4关联板级Step模型
18.6.53D预览
18.6.6Step导出
18.7可装配性检查
18.7.1执行可装配性检查
18.7.2可装配性的规则设置
18.7.3检查元件间距
18.7.4检查元件摆放
18.7.5检查设计中的孔
18.7.6检查焊盘的跨距轴向
18.7.7检查测试点
18.7.8检查和查找错误
18.8跨分割检查
18.9Shape编辑模式
18.9.1进入Shape编辑模式
18.9.2Shape编辑操作
18.10新增的绘图命令
18.10.1延伸线段（Extend Segments）
18.10.2修剪线段（Trim Segments）
18.10.3连接线（Connect Lines）
18.10.4添加平行线（Add Parallel Line）
18.10.5添加垂直线（Add Perpendicular Line）
18.10.6添加相切线（Add Tangent Line）
18.10.7画线删除（Delete By Line）
18.10.8画矩形删除（Delete By Rectangle）
18.10.9偏移复制（Offset Copy）
18.10.10偏移移动（Offset Move）
18.10.11相对复制（Relative  Copy）
18.10.12相对移动（Relative  Move）
第19章HDI高密度板设计应用
19.1HDI高密度互连技术
19.1.1HDI高密度互连技术
19.1.2HDI高密度互连技术应用
19.2通孔、盲孔、埋孔的选择
19.2.1过孔
19.2.2盲孔(Blind Via)
19.2.3埋孔(Buried Via)
19.2.4盲孔和埋孔的应用
19.2.5高速PCB中的过孔
19.3HDI的分类
19.3.1一阶HDI技术
19.3.2二阶HDI技术
19.3.3三阶HDI技术
19.3.4任意阶的HDI
19.3.5多阶叠孔的HDI
19.3.6典型HDI结构
19.4HDI设置及应用
19.4.1设置参数和叠层
19.4.2定义盲埋孔和应用
19.4.3盲埋孔设置约束规则
19.4.4盲埋孔的摆放使用
19.4.5盲埋孔常见错误与排除
19.5相关的设置和约束
19.5.1清除不用的堆叠过孔
19.5.2过孔和焊盘DRC模式
19.5.3Via-Via Line Fattening命令
19.5.4Microvia微孔
19.5.5BB Via Stagger
19.5.6Pad-Pad Connect命令
19.5.7Gerber中去除未连接的过孔焊盘
19.6埋入式元件设置
19.6.1添加元件属性
19.6.2埋入式元件叠层设置
19.6.3摆放埋入式元件
19.7埋入式元件数据输出
19.7.1生成叠层截面图和钻孔图
19.7.2输出报告和IPC-D-356A文件
19.7.3输出Gerber光绘文件
第20章高速电路DDR内存PCB设计
20.1DDR内存相关知识
20.1.1DDR芯片引脚功能
20.1.2DDR存储阵列
20.1.3差分时钟
20.1.4DDR重要的时序指标
20.2DDR的拓扑结构
20.2.1T形拓扑结构
20.2.2菊花链拓扑结构
20.2.3Fly-by拓扑结构
20.2.4多片DDR拓扑结构
20.3DDR的设计要求
20.3.1主电源VDD和VDDQ
20.3.2参考电源VRF
20.3.3端接技术
20.3.4用于匹配的电压VTT
20.3.5时钟电路
20.3.6数据DQ和DQS
20.3.7地址线和控制线
20.4DDR的设计规则
20.4.1DDR信号的分组
20.4.2互连通路拓扑
20.4.3布线长度匹配
20.4.4阻抗、线宽和线距
20.4.5信号组布线顺序
20.4.6电源的处理
20.4.7DDR的布局
20.5实例：DDR2的PCB设计（4片DDR）
20.5.1元件的摆放
20.5.2XNET设置
20.5.3设置叠层计算阻抗线
20.5.4信号分组创建Class
20.5.5差分对建立约束
20.5.6建立线宽、线距离约束
20.5.7自定义T形拓扑
20.5.8数据组相对等长约束
20.5.9地址、控制组、时钟相对等长约束
20.5.10布线的相关操作
20.6实例：DDR3的PCB设计（4片DDR）
20.6.1元件的摆放
20.6.2信号分组创建Class
20.6.3差分对建立约束
20.6.4建立线宽、线距离约束
20.6.5自定义Fly-by拓扑
20.6.6数据组相对等长约束
20.6.7地址、控制组、时钟相对等长约束
20.6.8走线规划和扇出
20.6.9电源的处理
20.6.10布线的相关操作
20.7DDR常见的布局、布线办法

前言
PCB设计是电子工程师、硬件工程师、EMC/SI/PI工程师、信号仿真工程师等的基本功，无论何种电路设计或仿真分析最后都要通过PCB电路板进行互连实现。随着电子产品功能的日益复杂和性能的不断提高，PCB设计的密度及其相关器件的频率都在不断攀升，加之HDI（高密度互连）加工工艺及高密度小型的器件封装技术的发展给今天的PCB设计带来了更为严肃的挑战。为了高可靠、短时间内完成PCB设计工作，就需要一款高性能的EDA软件，Cadence当之无愧地成为首选，一直以来受到了广大工程师的青睐和推崇。
Cadence是一款强大的电子设计系统软件，它涵盖了电子设计的整个流程，包括原理图设计、PCB板图绘制、布线封装、仿真和信号分析等都可以通过此软件来实现。本书选取了当前使用最广泛的原理图OrCAD Capture CIS和Allegro系统互连设计平台作为案例，对板级系统互连做重点讲解。
从板级电路设计来看，电路设计的主要流程概括起来分为3个阶段，即原理图设计阶段、PCB设计阶段和生产文件输出阶段。
原理图设计阶段，主要的工作有原理图的绘制、原理图元件库的制作、DRC错误的检查、网络表的输出等。使用的工具主要为OrCAD Capture CIS，其本身为原理图设计软件，提供了原理图的输入与分析的环境，能够真正完成工程的同步设计，并且与Allegro高度集成，无论从此原理图输入软件导出到PCB设计软件，还是从PCB设计软件反标回来都是非常方便的。
PCB设计阶段，主要工作有元件封装的制作、网络表的导入、板框的绘制、Constraint Manager约束规则的设置、元件的布局、元件的布线、层叠的设置、阻抗的计算模板应用、电源和地平面的处理、测试点、MARK点、丝印处理、HDI高密度芯片、高速内存DDR设计等。使用的工具为Allegro PCB Editor 、Allegro PCB SI等。PCB设计阶段是最耗费时间的阶段，也是最重要的阶段，工作量最大的是布局、布线、仿真等步骤。硬件工程师在此阶段应对原理图中各自电路模块的功能做详细了解，掌握芯片的电源需求，熟悉芯片的功能；能够做好电源功率的分配，并且分清楚电路中各个模块的作用，以便于在布局中对电路分区域、分模块来布置。能够对电路的关键信号USB、LVDS、HDMI、PCI-E、DDR有一定的认识；能够从原理图中来区分这些常见的接口电路；对拥有这些接口电路的芯片有一定的时序概念。高速PCB设计中要求工程师对信号完整性和电源完整性有研究，能够计算阻抗、分析微带线和带状线布线规划；能够利用Allegro PCB SI的工具对布局和布线进行约束评估，可以基于IBIS或DML模型建立及提取电路模型，设置激励源进行仿真分析，通过分析来建立起布线约束。
生产文件输出阶段，主要的工作有元件标号丝印的处理、钻孔文件的输出、Artwork光绘文件的生成、BOM表的处理等。生产文件输出阶段主要使用工具为Allegro PCB Editor。
本书作者长期在业界著名设计公司从事第一线的高速电路设计开发工作，接触并熟练使用Cadence相关EDA工具作为设计和教学平台，如OrCAD Capture CIS、Allegro和Sigrity等。本书立足实践，结合实际工作中的案例，并加以辅助分析。在PCB设计领域，真正的高手能够将PCB设计做成一件艺术品。那么高手们是如何锻炼而成的呢？一方面需要自己的勤奋实践，俗话说得好，高手们都是用大量的PCB设计“堆”出来的；另一方面更需要有“武功秘籍”。希望本书能成为高手们手中的一本秘籍。
Cadence高速PCB设计实战攻略(配视频教程)前言全书共有20章,各章的内容介绍如下。
第1章介绍了原理图OrCAD Capture CIS工具的使用，主要内容有新建工程，库文件的使用，修改元件属性，元件互连，浏览工程及搜索，元件的基本操作，创建新元件库，元件增加封装，原理图编号，DRC检查，创建BOM清单等。因篇幅所限，本章的内容采用简述的方式进行。
第2章介绍了Cadence的板级电路设计的主体流程，即原理图设计阶段、PCB设计阶段和生产文件输出阶段。介绍了Allegro PCB 设计流程和各阶段的设计内容。
第3章介绍了Allegro PCB Editor的工作界面和基本功能，主要内容有Design Parameters界面介绍，栅格点设置，Groups、Classes 和 SubClasses，层面显示控制和颜色设置，常用组件，脚本录制，用户参数及变量设置，Script脚本做成快捷键，常用键盘命令，文件类型等。
第4章介绍了焊盘知识及制作办法，主要内容有元件知识，元件开发工具，元件制作和调用流程，PCB的正片和负片，焊盘结构，焊盘的命名规则，通孔焊盘，表贴焊盘，Flash Symbol，元件引脚尺寸和焊盘尺寸的关系等。并给出了4个实例：安装孔、自定义表贴焊盘、空心焊盘、不规则带通孔焊盘。这4种焊盘可以涵盖所有常见的焊盘类型，读者可以参考这4种焊盘制作的流程，制作出实际工程中的常见焊盘。
第5章介绍了元件封装命令及封装制作，主要内容有各种元件的命名方法，元件库命名方法，利用向导制作元件封装。并给出6个实例来说明不同类型的元件制作办法，读者可以参考这6个实例，制作出工程中所需要的元件封装库。
第6章介绍了电路板的创建和设置，主要内容有电路板的组成要素，使用向导创建电路板，手动创建电路板，导入板框，板框倒角，设置允许布线和摆放区域，创建和添加安装孔，尺寸标注，设置叠层等。
第7章讲解了Netlist网络表解读及导入，主要内容有网络表的作用，Allegro网络表的导出及解读，Other网络表的导出及解读，Device文件解读，元件库的路径加载设置，Allegro和Other网络表的导入，网络表导入常见错误及解决办法等。
第8章讲解了PCB板的叠层和阻抗，主要内容有PCB叠层的构成，层数的确定，叠层的设置，常用的叠层结构，电路板特性阻抗，阻抗的计算，厂商的叠层和阻抗模板的使用，Polar SI9000阻抗计算等。
第9章讲解了电路板的布局，主要内容有PCB布局的要求，布局的一般原则，布局的准备工作，手工布局摆放的相关窗口及功能，手工元件摆放的命令，Capture和Allegro的交互布局，导出元件库，更新元件，元件布局导出和导入，焊盘的更新、替换、编辑，阵列过孔的使用，模块复用等。
第10章讲解了Constraint Manager约束管理器，主要内容有约束管理器的相关知识介绍，各种约束规则的检查开关设置，默认和新建物理约束、过孔约束、间距约束、同网络间距约束、NET CLASS的相关约束、区域约束、DRC、电气布线约束及应用等。其中对高速走线中经常用到的拓扑约束、最大/最小线延迟和线长约束、总线长约束、差分线约束、相对等长约束等都做了详细的实例讲解。
第11章讲解了电路板布线，主要内容有布线的基本原则，布线的规划，布线常用命令及功能，差分线的注意事项，布线群组的注意事项，布线高级命令及功能，布线优化Gloss，布线时钟要求，布线USB接口设计建议、HDMI接口设计建议、NAND Flash 设计建议等。
第12章讲解了电源和地平面处理，主要内容有电源和地平面处理的意义和基本原则，内层铺铜与分割，铜皮挖空与增加网络、删除孤岛、合并铜皮、设置铜皮的属性等。
第13章讲解了制作和添加测试点与MARK点，主要内容有测试点的要求，测试点的制作，自动添加测试点，手动添加测试点，设置加入测试点的属性、MARK点制作规范、MARK点制作与放置等。
第14章讲解了元件重新编号和反标，主要内容有部分元件重新编号，整体元件重新编号， 用PCB文件反标， 用Allegro网络表同步等。
第15章讲解了丝印信息处理和BMP文件导入，主要内容有丝印的基本要求，字号参数调整，丝印的相关层，手工修改元件编号，Auto Silkscreen生成丝印，手工调整和添加丝印，丝印导入相关处理等。
第16章讲解了DRC错误检查，主要内容有Display Status窗口的使用技巧，DRC错误排除，报告检查，常见的DRC错误代码等。
第17章讲解了Gerber光绘文件输出，主要内容有Gerber文件格式说明，输出前的准备，生成钻孔数据，Artwork参数设置，底片操作与设置，光绘文件的输出和其他操作等。
第18章讲解了电路板设计中的高级技巧，主要内容有团队合作设计，数据的导入和导出，电路板拼板，设计锁定，无焊盘功能，模型导入和3D预览，可装配性检查，跨分割检查，Shape编辑模式，新增的绘图命令等。
第19章讲解了HDI高密度板设计应用，主要内容有HDI高密度互连技术、通孔、盲孔、埋孔选择，HDI的分类，HDI设置及应用，相关的设置和约束，埋入式元件设置，埋入式元件数据输出等。
第20章讲解了高速电路DDR内存PCB设计，主要内容有DDR内存相关知识，DDR的拓扑结构，DDR的设计要求，DDR的设计规则，DDR常见的布局布线办法等。并给出了实例DDR2的PCB设计（4片DDR）和DDR3的PCB设计（4片DDR），均从元件布局、信号分组、建立线宽及线距、拓扑约束、等长设置、走线规划扇出、电源处理、布线等全面介绍了DDR的PCB设计技巧。
本书内容融合了作者十多年来工作的经验、体会和心得。本书反馈邮箱为396268890@qq.com，真诚希望能得到来自读者的宝贵意见和建议。同时，为保证学习效果，特开通了本书的读者交流QQ群（群号：511682661）。书中部分实例文件和视频教程也可在QQ群中下载。
由于日常工作繁忙，本书前期经过大量的准备工作，历经两年时间，期间查阅了大量设计资料，参考和引用了很多同类资料的相关内容和Cadence公司的相关技术资料，在此向这些资料的作者和Cadence公司致以深深的谢意。在本书编写过程中，还得到了李亚琦工程师的大力支持，在此向他表示衷心的感谢。
高速PCB设计领域不断发展，同时作者也在不断学习，由于编写时间紧促和编著者水平有限，不足之处在所难免，敬请广大读者给予批评指正。

作者
2016年1月于深圳

查看更多 > 图书评论

暂无评论

发表图书评论

评论标题：
评论内容：
验证码：: 看不清楚
点击刷新
: 您还没有登录，请登录后再评论。
点击“登录”

购买过本书的顾客还买过

{{data.bookName}}

￥{{data.price}}