电子工业出版社-网上书店

本书根据编著者多年的高速PCB设计经验编写，以实用、高效为原则，结合编著者的设计习惯，针对OrCAD Capture原理图设计、PCB封装制作、PCB前处理、约束管理器设置、PCB布局、PCB布线、PCB铺铜、PCB后处理、输出光绘文件等一系列流程中用到的技巧进行详细讲解。本书内容源于实际工作项目中的设计需要，侧重于快速掌握软件操作，提高软件操作效率，以及解决项目设计过程中碰到的疑难问题，在内容编排上尽可能避免单纯的菜单翻译，从而让读者迅速掌握Cadence Allegro软件的操作。本书可供PCB设计工程师、硬件工程师、项目负责人及其他相关电子技术工作者参考，也可作为高等院校相关专业的教材。

实例1  创建原理图器件	1
实例2  创建多逻辑器件	7
实例3  创建原理图工程	12
实例4  添加和排序原理图页面	13
实例5  设置原理图页面颜色和背景视图	14
实例6  设置原理图页面大小	16
实例7  添加及删除原理图器件库	17
实例8  放置原理图器件	18
实例9  旋转及翻转原理图器件	18
实例10  绘制原理图	19
实例11  给原理图器件重新编号	21
实例12  去掉原理图位号下的横线	23
实例13  批量添加或更改封装属性值	24
实例14  在Capture中添加器件特殊属性	25
实例15  在原理图中显示封装信息	27
实例16  添加和删除页码符号	28
实例17  快速编辑更新原理图器件	30
实例18  输入特殊的管脚名称	31
实例19  在原理图中绘制正方形和圆形图案	31
实例20  快速查找原理图器件和网络	32
实例21  给原理图器件添加ROOM属性	33
实例22  设置原理图和PCB交互设计的选项	34
实例23  生成网络表及常见错误解析	34
实例24  统计原理图中的器件数量	36
实例25  统计原理图中的管脚数量	37
实例26  输出PDF格式原理图	38
实例27  输出物料清单	38
实例28  输出低版本原理图文件	40
实例29  设置备份原理图	41
实例30  绘制层次原理图	41
实例31  进行原理图DRC（Design Rule Check）	44
实例32  制作表贴焊盘	45
实例33  制作通孔焊盘	48
实例34  设置封装库路径	49
实例35  制作不规则焊盘	50
实例36  制作VIA16D8过孔	53
实例37  创建盲埋孔（方式一）	54
实例38  创建盲埋孔（方式二）	58
实例39  手动制作SOP8表贴封装	59
实例40  向导制作LQFP48L表贴封装	63
实例41  向导制作BGA256-2727表贴封装	66
实例42  向导制作DIP40-600插件封装	69
实例43  制作不规则封装	71
实例44  给封装添加高度属性	72
实例45  替换封装焊盘	72
实例46  更新封装焊盘	73
实例47  制作金手指封装	73
实例48  建立Format封装文件	74
实例49  自动对封装管脚重新编号	75
实例50  介绍常用文件格式	76
实例51  讲解Class和Subclass	77
实例52  设置快捷键	80
实例53  可定义的快捷键有哪些	81
实例54  演示手势命令	81
实例55  创建10层“.brd”格式的PCB文件	83
实例56  手动建立板框	86
实例57  调整PCB Editor工具栏	87
实例58  导入DXF Outline文件	88
实例59  导出DXF Outline文件	90
实例60  Outline（轮廓）倒角	91
实例61  快速更改Subclass的颜色	92
实例62  快速显示和关闭所有Subclass层	93
实例63  设置小窗口布局	94
实例64  添加和删除PCB层叠	95
实例65  设置光标显示方式	96
实例66  去除光标拖影	97
实例67  设置焊盘空心显示	97
实例68  实心显示DRC标识	97
实例69  更改默认的高亮显示颜色	98
实例70  设置自动保存PCB	99
实例71  显示和隐藏原点标识	100
实例72  更改原点位置（方式一）	100
实例73  更改原点位置（方式二）	101
实例74  调节颜色的显示亮度	101
实例75  显示和隐藏网络名	102
实例76  设置Mils单位精度为4位小数	103
实例77  消除设置Mils单位精度为4位小数时的警告	104
实例78  Z-Copy Route Keepin区域	104
实例79  Z-Copy Package Keepin区域	105
实例80  导入OrCAD原理图网络表	105
实例81  解析常见的网络表导入错误	106
实例82  恢复PCB Editor默认界面	107
实例83  介绍约束管理器（Constraint Manager，CM）	108
实例84  设置物理规则	112
实例85  创建差分对物理规则	113
实例86  设置过孔及优先级	114
实例87  创建Power Net Class	115
实例88  快速设置单根网络线宽	116
实例89  创建DDR差分对	117
实例90  创建间距规则	118
实例91  快速设置单根网络间距	119
实例92  设置区域规则	119
实例93  绘制区域	120
实例94  快速更改区域所赋予的规则	121
实例95  设置铜皮和阻焊的DRC间距	122
实例96  开启检查器件是否冲突规则	123
实例97  开启检查过孔和通孔管脚重叠规则	123
实例98  设置过孔与表贴焊盘重叠时不报错	124
实例99  设置排阻Xnet器件模型	125
实例100  设置网络走线的实际物理长度限制规则	126
实例101  创建Xnet和删除Xnet	127
实例102  创建DDR数据线等长组	132
实例103  设置规则开关	134
实例104  设置及显示“Plan”	136
实例105  常见的DRC标识说明	137
实例106  录制Script文件	141
实例107  快速放置封装	142
实例108  设置“Overlap components by”复选框	143
实例109  根据坐标放置器件	144
实例110  添加Mark点封装	145
实例111  设置常用布局栅格	145
实例112  显示布局相关子分类	146
实例113  将器件45°旋转	147
实例114  将模块整体旋转	147
实例115  设置器件默认放置在Bottom层	148
实例116  镜像单个器件或模块	148
实例117 “fix”和“unfix”命令	149
实例118  查找器件	150
实例119  一次性移动不规则区域内的所有器件	150
实例120  高亮对象	151
实例121  在PCB中移动封装的单个管脚	151
实例122  在PCB中显示器件的值	153
实例123  在PCB中切换器件封装	153
实例124  在PCB中直接编辑焊盘	155
实例125  创建与打散器件组	155
实例126  设置移动器件时不显示飞线	156
实例127  通过“ix”和“iy”命令平移器件	157
实例128  绘制Package Keepout区域	157
实例129  批量更新封装	158
实例130 “Refresh Symbol Instance”功能	158
实例131  快速交换器件位置	159
实例132  对齐器件	160
实例133  测量器件间距	162
实例134  布局模块复用	163
实例135  走线命令选项	166
实例136  设置任意角度走线	167
实例137  自动替换已有走线	167
实例138  群组走线	168
实例139  快速显示和隐藏局部飞线	171
实例140  设置差分对过孔间距	171
实例141  差分对走线技巧	173
实例142  蛇形线走线技巧	173
实例143  差分对内部等长走线技巧	175
实例144  实时显示走线长度条	176
实例145  批量更改线宽	178
实例146  批量更改走线层	178
实例147  自动平滑优化走线	179
实例148  优化命令选项	180
实例149  快速复制走线和过孔	181
实例150  设置飞线的颜色	183
实例151  扇出DDR3	184
实例152  终端显示飞线	185
实例153  添加阵列过孔	186
实例154  给网络赋予颜色	187
实例155 “color”命令使用技巧	188
实例156  替换单个过孔	188
实例157  批量替换过孔	189
实例158  让走线在两个焊盘之间自动居中	190
实例159  添加T点	190
实例160  删除T点	192
实例161  设置T点的相关显示	192
实例162  剪断走线	193
实例163  添加“Ratsnest_Schedule”属性	194
实例164  快速调整相位	195
实例165  0 mil显示整板走线	196
实例166  绘制渐变线	197
实例167  自动修改差分对线宽和间距	198
实例168  快速添加和删除泪滴	199
实例169  设置Datatips	201
实例170  开启“Net Logic”功能	202
实例171  设置自动等长绕线	202
实例172  消除走线小拐角	204
实例173  自动将走线拐角变为弧形	204
实例174  铺铜	205
实例175  绘制Route Keepout区域	206
实例176  设置Route Keepout区域走线不报错	207
实例177  动态铜皮与静态铜皮的区别	207
实例178  快速更改铜皮网络	208
实例179  合并铜皮	208
实例180  镂空铜皮及快速恢复镂空区域	209
实例181  编辑铜皮轮廓	210
实例182  设置“shape_rki_autoclip”复选框	211
实例183  设置全局铜皮为十字花连接	212
实例184  设置单块铜皮为十字花连接	212
实例185  为管脚单独添加十字花连接属性	213
实例186  转换铜皮形态	214
实例187  快速拖拉铜皮轮廓	215
实例188  分割铜皮	216
实例189  将铜皮快速复制到其他层	219
实例190  删除死铜	220
实例191  将铜皮换层	221
实例192  绘制网格状铜皮	222
实例193  对铜皮进行外扩和内缩调整	223
实例194  设置铜皮优先级	224
实例195  显示和隐藏铜皮	225
实例196  解决无法更新铜皮的问题	225
实例197  绘制四周为圆角的铜皮	227
实例198  绘制屏蔽罩区域	228
实例199  设置文本参数	228
实例200  批量更改位号尺寸	229
实例201  调整位号位置	229
实例202  添加文本丝印	230
实例203  在PCB中绘制圆形丝印	231
实例204  快速查看PCB连通情况	231
实例205  删除单端走线和多余过孔	232
实例206  添加和删除尺寸标注	233
实例207  标注圆的半径	234
实例208  更改钻孔符号及生成钻孔表	234
实例209  取消高亮显示PCB中的所有对象	235
实例210  输出低版本的PCB文件	236
实例211  自定义报表	236
实例212  快速重命名PCB文件	238
实例213  生成板层截面图	238
实例214  演示3D Viewer	239
实例215  PCB输出PDF文件	240
实例216  设置PCB Gerber	241
实例217  对Gerber Film文件夹进行排序设置	248
实例218  使用Gerber快速查看视图	250
实例219  生成Gerber制板文件	251
实例220  解决无法输出Gerber文件的问题	252
实例221  输出坐标文件	253
实例222  无盘化输出“.art”文件	253
实例223  加密PCB文件	254
实例224  解决钻孔表重叠的问题	254
实例225  复用参数	255
实例226  导出及复用封装	256
实例227  双单位显示测量结果	257
实例228  忽略DRC标识	258
实例229  快速恢复DRC标识	258
实例230  设置DRC标识的大小	258
实例231  设置默认打开空PCB文件	259
实例232  设置双击直接打开“.dsn”文件	259
实例233  设置双击直接打开“.brd”文件	260
实例234  无法关联PCB文件的解决办法	261
实例235  添加和删除Subclass	261
实例236  快速查看整板管脚数量	262
实例237  设置静态铜皮在走线末端的避让形状	263
实例238  使用“Slide”命令快速将拐角变为弧形	264
实例239  将CAD板框闭合成“Shape”属性	265
实例240  打散“Shape”属性板框	266
实例241  设置飞线的显示方式	266
实例242  设置“In_line”选项	267
实例243  双区域显示PCB	268
实例244  隐藏“Visibility”侧边栏中的Film文件	268
实例245  设置“display_nohilitefont”复选框	269
实例246  自动变更到当前层走线	270
实例247  设置画面移动速度	271
实例248  替换特定范围内的焊盘	272
实例249 “Temp Group”命令的使用	272
实例250  取消记忆线宽功能	273
实例251  设置网络走线使用的过孔数量	274
实例252  设置“No_Drc”属性	274
实例253  在PCB中按ROOM属性值放置器件	275
实例254  在PCB中按页放置器件	275
实例255  开启PCB预览功能	276
实例256  使用轨迹进行走线	277
实例257  直接在PCB中查看焊盘尺寸	277
实例258  将走线过孔复制到另一个PCB	278
实例259  多人分工设计同一个PCB	279
实例260  批量剪断走线	283

Cadence Allegro软件平台是美国Cadence公司推出的EDA设计平台，是目前PCB设计领域流行的EDA工具，其功能强大，是众多公司进行EDA设计的首选软件。Cadence Allegro软件提供了良好的工作接口和强大完善的功能，为当前高速、高密度、多层的复杂PCB设计布线提供了完美的解决方案。
Cadence Allegro软件平台具有如下优势：
（1）使用的公司多，应用范围广，基于该平台设计的高速产品多。
（2）Cadence Allegro软件中的Constraint Manager（约束管理器）拥有非常完善的规则设置，用户按要求设定好布线规则后，即可达到设计要求，从而节约人工检查时间，提高工作效率。
（3）OrCAD Capture工具是业界使用较多的绘制原理图工具，能够生成数十种网络表格式，并可导入其他PCB设计软件中使用。
（4）提供非常强大的复用功能，能极大地缩短设计时间。
（5）可以多人同时处理一个PCB，即将板子划分成若干个区域，让多人同时设计。
（6）拥有强大的走线、Hug功能，以及后期优化的完善功能，可为用户提供方便、快捷的服务。
本书内容源于实际工作项目，以实用、高效为原则，结合编著者的设计习惯，针对OrCAD Capture原理图设计、PCB封装制作、PCB前处理、约束管理器设置、PCB布局、PCB布线、PCB铺铜、PCB后处理、输出光绘文件等一系列流程中用到的技巧进行详细讲解，侧重于快速掌握软件操作，提高软件操作效率，以及解决在项目设计过程中碰到的疑难问题，在内容编排上尽可能避免单纯的菜单翻译，从而让读者迅速掌握Cadence Allegro软件的操作。
建议读者先扫描此处的二维码，完整观看其中的字幕版视频教程。在对整个软件操作有了系统了解后，再结合书籍进行软件操作学习。此外，也可扫描附在实例标题后的二维码，观看与此实例对应的软件操作视频。
由于编著者水平有限，加之时间仓促，书中难免存在不妥之处，敬请广大读者批评指正。

本书配套资源下载

对不起，暂无音视频资源！

小哥Cadence Allegro PCB软件操作技巧260例（配视频教程）