电子工业出版社-网上书店

Altera IP核是面向Altera可编程逻辑门阵列（FPGA）芯片优化的、实现电子设计中常用功能的封装模块。本书以Altera公司的Arria、HardCopy、Cyclone和Stratix系列FPGA芯片为基础，详细介绍各类IP核的特点、接口信号以及功能描述，并对部分IP核的信号时序进行分析。全书共分9章，首先介绍在Quartus II软件中生成和使用Altera IP核方法，然后按照IP核的功能分类详细介绍用于数学运算、数据存储、数字信号处理（DSP）、通信和网络、图像处理、输入/输出、通信接口以及FPGA调试验证的Altera IP核。

第1章  Altera IP核的生成和使用	1
1.1  概述	1
1.2  MegaWizard插件管理器	2
1.3  SOPC构造器	9
1.4  基于Quartus II软件的IP核操作	12
1.4.1  创建工程	12
1.4.2  定制和向Quartus II工程中添加IP核	14
1.4.3  IP核的引用	14
第2章  数学运算IP核	17
2.1  LPM类整数运算IP核	18
2.1.1  LPM_ADD_SUB	18
2.1.2  LPM_COMPARE	20
2.1.3  LPM_COUNTER	22
2.1.4  LPM_DIVIDE	24
2.1.5  LPM_MULT	26
2.1.6  LPM_ABS	29
2.2  ALT类整数运算IP核	30
2.2.1  ALTACCUMULATE	30
2.2.2  ALTECC	32
2.2.3  ALTERA_MULT_ADD	36
2.2.4  ALTMEMMULT	46
2.2.5  ALTMULT_COMPLEX	48
2.2.6  ALTSQRT	50
2.2.7  PARALLEL_ADD	52
2.3  浮点数运算IP核	54
2.3.1  概述	54
2.3.2  ALTFP_ADD_SUB	55
2.3.3  ALTFP_DIV	57
2.3.4  ALTFP_MULT	59
2.3.5  ALTFP_SQRT	60
2.3.6  ALTFP_EXP	62
2.3.7  ALTFP_INV	63
2.3.8  ALTFP_INV_SQRT	64
2.3.9  ALTFP_LOG	65
2.3.10  ALTFP_ABS	66
2.3.11  ALTFP_COMPARE	67
2.3.12  ALTFP_CONVERT	68
2.3.13  ALTFP_MATRIX_INV	71
2.3.14  ALTFP_MATRIX_MULT	74
2.4  逻辑运算IP核	79
2.4.1  与、或、非和异或	80
2.4.2  LPM_CONSTANT	82
2.4.3  LPM_BUSTRI	83
2.4.4  LPM_MUX	84
2.4.5  LPM_ DECODE	85
2.4.6  LPM_CLSHIFT	87
第3章  存储器IP核	89
3.1  LPM类存储器IP核	89
3.1.1  LPM_SHIFTREG	89
3.1.2  LPM_FF	92
3.1.3  LPM_LATCH	93
3.2  ROM和RAM IP核	95
3.2.1  ROM和RAM	95
3.2.2  RAM初始化器	111
3.2.3  基于RAM的移位寄存器	114
3.3  FIFO	116
3.3.1  FIFO	116
3.3.2  FIFO分割器	125
3.4  Flash存储器IP核	131
第4章  数字信号处理IP核	139
4.1  FIR编译器	139
4.2  CIC	157
4.3  NCO	164
4.4  FFT	172
第5章  数字通信IP核	187
5.1  RS码编译器	187
5.2  Viterbi编译器	193
5.3  CRC编译器	202
5.4  8B/10B编译码器	207
5.5  POS-PHY Level 4	213
第6章  视频和图像处理IP核	244
6.1  接口	244
6.2  滤波器	251
6.2.1  2D FIR滤波器	251
6.2.2  2D中值滤波器	254
6.3  混合器	255
6.4  Avalon-ST视频监视器	258
6.5  色度重采样器	261
6.6  裁剪器	264
6.7  时钟驱动的视频输入和输出	265
6.7.1  时钟驱动的视频输入	265
6.7.2  时钟驱动的视频输出	272
6.8  颜色面板序列器	280
6.9  颜色空间转换器	283
6.10  控制同步器	286
6.11  帧读取器	290
6.12  帧缓存器	293
6.13   校正器	298
6.14  隔行扫描器	299
6.15  去隔行扫描器	301
6.15.1  去隔行扫描器	301
6.15.2  去隔行扫描器II	309
6.16  缩放器	313
6.16.1  缩放器	313
6.16.2  缩放器II	319
6.17  切换器	322
6.18  测试模板生成器	325
6.19  跟踪系统	328
第7章  输入/输出IP核	330
7.1  时钟控制块IP核	330
7.2  锁相环（PLL）IP核	334
7.3  LVDS收发器IP核	344
7.4  双数据速率I/O IP核	356
7.5  ALTDLL和ALTDQ_DQS IP核	365
7.6  I/O缓存IP核	386
第8章  接口IP核	398
8.1  ASI	398
8.2  10/100/1 000 Mbps以太网IP核	402
8.3  DDR和DDR2 SDRAM控制器	433
8.4  DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核	444
8.5  PCI编译器	466
8.6  PCI Express编译器	495
8.7  RapidIO IP核	517
8.8  SDI IP核	546
第9章  FPGA调试IP核	556
9.1  SignalTap II逻辑分析仪	556
9.2  系统内的源和探测器（ISSP）	576
9.3  虚拟JTAG	583
9.4  串行Flash加载器	598
9.5  并行Flash加载器	606
参考文献	622

随着集成电路技术的快速发展，可编程逻辑门阵列（FPGA）芯片的集成度不断提高，同时因其功能强大、开发周期短、可反复修改、保密性好以及开发工具智能化等特点，已经成为当前硬件设计的主要处理芯片。FPGA作为专用集成电路（ASIC）领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，大大加快了电子产品的研发周期和产品多样性进程，应用非常广泛。
Altera公司（http://www.altera.com）是FPGA的主要生产厂商之一，其Stratix、Cyclone等系列FPGA芯片广泛应用于通信、数据处理、网络、仪器、工业控制、图像处理等众多领域。为方便FPGA开发，缩短开发周期和节省开发成本，Altera及其合作方提供了实现一些通用功能的IP核，包括固化在芯片内的硬IP核和可编程调用的软IP核。Altera在其开发集成环境Quartus II软件中提供了IP核的实例化和调用功能。本书重点介绍Altera系列FPGA芯片支持的IP核的功能、特点、接口及原理描述，并给出在FPGA开发过程中IP核的参数设置方法。
本书共分9章，各章内容编排如下：
第1章具体介绍Altera IP核的生成工具MegaWizard插件管理器和SOPC构造器的使用方法以及在Quartus II软件中创建、添加、例化和引用IP核的方法。
第2章介绍门级运算、整数和浮点数算术IP核。这些IP核可以实现常用的逻辑运算、数学运算和矩阵运算等功能。本章给出了每个IP核的接口声明和部分功能仿真结果。
第3章主要介绍实现各类存储器的IP核，包括LPM移位寄存器、触发器和锁存器、ROM/RAM编译器及RAM初始化器IP核、FIFO（包括FIFO分割器）IP核以及Flash存储器IP核。
第4章重点介绍数字信号处理中常用的IP核，包括FIR编译器、CIC编译器、NCO编译器和FFT IP核，本章给出了对每个IP核的详细功能描述和信号时序分析。
第5章介绍通信和网络应用IP核，包括RS码编译码器和Viterbi译码器等信道纠错码IP核、循环冗余校验码（CRC）编译器、串行通信常用的8B/10B编译码器以及SONET/SDH物理层IP核。
第6章在介绍Altera Avalon-ST和Avalon-MM标准接口协议和视频数据/控制包结构的基础上，给出了在图像和视频处理系统中常用的输入/输出、滤波器、裁剪器、同步器、缓存器、缩放器、切换器、扫描器、颜色校正器、混合器等功能IP核以及视频监视器和跟踪系统等系统级应用IP核。
第7章介绍输入和输出控制IP核，包括时钟控制器、锁相环（PLL）、低电压差分信号（LVDS）收发器、双数据速率（DDR）I/O、访问外部存储器的DQ-DQS I/O、I/O缓存器等IP核。
第8章重点分析Altera的硬件接口IP核。详细介绍了实现通用工业标准总线的PCI/PCI Express编译器、RapidIO IP核、用于数字电视信号传输的SDI接口IP核以及用于网络通信的10/100/1 000 Mbps以太网MAC层IP核。
第9章主要介绍在Altera FPGA调试过程中使用的系统内调试验证工具及设计调试的步骤和方法。包括SignalTap II逻辑分析仪、虚拟JTAG、系统内的源和探测器以及Flash编程和FPGA配置加载器等。
本书详尽介绍了Altera公司各系列FPGA芯片支持的多类IP核，编写过程中参考了Altera公司官方网站（http://www.altera.com）提供的大量英文资料以及集成开发环境Quartus II软件中提供的IP核数据手册和帮助文档。
参与本书编写工作的还有梁光明、向良军、胡耀华、刘祎斌、吕文龙、刘军发、熬宇、王月磊、蔺吉顺、马新军、刘丽华、张绘国。
还要感谢电子工业出版社和本书的责任编辑田宏峰老师，在田老师的大力支持和帮助下本书才得以与广大读者见面。
由于作者水平有限，错误、遗漏之处在所难免，恳请各位读者批评指正。同时也欢迎大家就FPGA开发相关技术与作者交流，联系邮箱：ldh_1976@163.com。

刘东华  
2013年10月

本书配套资源下载

对不起，暂无音视频资源！

Altera系列FPGA芯片IP核详解