信号完整性分析

书名：
作者：
ISBN号：

《现代交换原理与技术（第2版）》

《Pro/ENGINEER机械设计与制造》

《数字与模拟通信系统（第七版）（英文版）》

《应用统计学》

《芯片制造——半导体工艺制程实用教程（第五版）》

《信号完整性分析》

点击此处查看完整封面	著者：	Eric Bogatin（埃里克伯格丁）
	作译者：	李玉山等译
	ISBN号：	7-121-00642-1
	出版日期：	2005-04
	丛书名：	国外电子与通信教材系列
	字数：602千字		定价：￥39.00元
	页码：358		会员价：￥31.20元
	开本：16开		放入购物篮
	库存：有

内容简介

　　本书全面论述了信号完整性问题。主要讲述了信号完整性和物理设计概论，带宽、电感和特性阻抗的实质含义，电阻、电容、电感和阻抗的相关分析，解决信号完整性问题的四个实用技术手段，物理互连设计对信号完整性的影响，数学推导背后隐藏的解决方案，以及改进信号完整性的推荐设计准则等。该书与其他大多数同类书籍相比更强调直观理解、实用工具和工程实践。它以入门式的切入方式，使得读者很容易认识到物理互连影响电气性能的实质，从而可以尽快掌握信号完整性设计技术。本书作者以实践专家的视角指出了造成信号完整性问题的根源，特别给出了在设计前期阶段的问题解决方案。

图书目录

第1章    信号完整性分析概论
1.1    信号完整性的含义
1.2    单一网络的信号质量
1.3    串扰
1.4    轨道塌陷噪声
1.5    电磁干扰（EMI）
1.6    信号完整性的两个重要推论
1.7    电子产品的趋势
1.8    新设计方法学的必要性
1.9    一种新的产品设计方法学
1.10  仿真
1.11  模型与建模
1.12  通过计算创建电路模型
1.13  三种测量技术
1.14  测量的作用
1.15  小结
第2章    时域与频域
2.1    时域
2.2    频域中的正弦波
2.3    频域中解决问题的捷径
2.4    正弦波特征
2.5    傅里叶变换
2.6    重复信号的频谱
2.7    理想方波的频谱
2.8    从频域到时域
2.9    带宽对上升时间的影响
2.10  带宽及上升时间
2.11 “有效的”含义
2.12  实际信号的带宽
2.13  带宽和时钟频率
2.14  测量的带宽
2.15  模型的带宽
2.16  互连线的带宽
2.17  小结
第3章    阻抗和电气模型
3.1    用阻抗描述信号完整性
3.2    阻抗的含义
3.3    实际的和理想的电路元件
3.4     时域中理想电阻的阻抗
3.5    时域中理想电容的阻抗
3.6    时域中理想电感的阻抗
3.7    频域中的阻抗
3.8    等效电气电路模型
3.9    电路理论和SPICE
3.10  建模简介
3.11  小结
第4章    电阻的物理基础
4.1    将物理设计转化为电气性能
4.2    互连线电阻的最佳近似
4.3    体电阻率
4.4    单位长度电阻
4.5    方块电阻
4.6    小结
第5章    电容的物理基础
5.1    电容中的电流流动
5.2    球面电容
5.3    平行板近似
5.4    介电常数
5.5    电源、地平面和去耦电容
5.6    单位长度电容
5.7    二维场求解器
5.8    有效介电常数
5.9    小结
第6章    电感的物理基础
6.1    电感的含义
6.2    电感定律之一：电流周围将形成闭合磁力线圈
6.3    电感定律之二：电感是导体上流过单位安培电流时，导体周围磁力线圈的韦伯值
6.4    自感和互感
6.5    电感定律之三：当导体周围的磁力线圈匝数变化时，导体两端将产生感应电压
6.6    局部电感
6.7    有效电感、总电感或净电感及地弹
6.8    回路自感和回路互感
6.9    电源分布系统（PDS）和回路电感
6.10  单位面积的回路电感
6.11  平面和过孔接触孔的回路电感
6.12  具有出砂孔区域的平面回路电感
6.13  回路互感
6.14  等效电感
6.15  电感分类
6.16  电流分布和趋肤深度
6.17  高导磁率材料
6.18  涡流
6.19  小结
第7章    传输线的物理基础
7.1    不再使用“地”这个词
7.2    信号
7.3    均匀传输线
7.4    铜中的电子速度 
7.5    传输线上的信号速度
7.6    前沿的空间延伸
7.7    信号必须名副其实
7.8    传输线的瞬态阻抗
7.9    特性阻抗和可控阻抗
7.10  著名的特性阻抗
7.11  传输线的阻抗
7.12  传输线的驱动
7.13  返回路径
7.14  返回路径中参考平面的切换
7.15  传输线的一阶模型
7.16  特性阻抗的近似计算
7.17  用二维场求解器计算特性阻抗
7.18  n节集总电路模型
7.19  特性阻抗与频率的关系
7.20  小结
第8章    传输线与反射
8.1    阻抗变化处的反射
8.2    反射形成机理
8.3    阻性负载的反射
8.4    驱动源的内阻抗
8.5    反弹图
8.6    反射波形仿真
8.7    使用TDR测量反射
8.8    传输线和非故意突变
8.9    何时需要端接
8.10  点对点拓扑的通用端接策略
8.11  短串接传输线的反射
8.12  短桩线传输线的反射
8.13  容性终端负载的反射
8.14  连线中途的容性负载反射
8.15  容性时延累加
8.16  拐角和过孔的影响
8.17  有载线
8.18  感性突变产生的反射
8.19  补偿
8.20  小结
第9章    有损线、上升边退化和材料特性
9.1    有损线的不良影响
9.2    传输线中的损耗
9.3    损耗源：导线电阻和趋肤效应
9.4    损耗源：介质
9.5    介质耗散因子
9.6    耗散因子的真实含义
9.7    有损传输线建模
9.8    有损传输线的特性阻抗
9.9    有损传输线中的信号速度
9.10  衰减与dB
9.11  有损线上的衰减
9.12  频域中有损线特性的度量
9.13  互连线的带宽
9.14  有损线的时域行为
9.15  改善传输线眼图
9.16  预加重和均衡化
9.17  小结
第10章    传输线的串扰
10.1    叠加
10.2    耦合源：电容和电感
10.3    传输线上的串扰：NEXT（近端串扰）和FEXT（远端串扰）
10.4    描述串扰
10.5    SPICE电容矩阵
10.6    Maxwel电容矩阵和二维场求解器
10.7    电感矩阵
10.8    均匀传输线上的串扰和饱和长度
10.9    容性耦合电流
10.10  感性耦合电流
10.11  近端串扰
10.12  远端串扰
10.13  减小远端串扰
10.14  仿真串扰
10.15  防护布线
10.16  串扰和介电常数
10.17  串扰和时序
10.18  开关噪声
10.19  降低串扰措施分类
10.20  小结
第11章    差分对与差分阻抗
11.1    差分信号
11.2    差分对
11.3    无耦合时的差分阻抗
11.4    耦合的影响
11.5    差分阻抗的计算
11.6    差分对的返回电流分布
11.7    奇模和偶模
11.8    差分阻抗与奇模阻抗
11.9    共模阻抗和偶模阻抗
11.10  差分、共模信号及奇模、偶模电压分量
11.11  每种模态的速度及远端串扰
11.12  耦合传输线的理想差分对模型
11.13  奇模和偶模阻抗的测量
11.14  差分和共模信号的端接
11.15  差分信号向共模信号的转化
11.16  EMI和共模信号
11.17  差分对中的串扰
11.18  返回路径中的间隙
11.19  紧密与非紧密耦合
11.20  根据电容和电感矩阵元素计算奇模和偶模
11.21  特性阻抗矩阵
11.22  小结
附录A    100条使信号完整性问题最小化的通用设计原则
附录B    100条估计信号完整性效应的经验法则
附录C    参考文献
附录D    术语表

序言/前言

译    者    序
    本书作者Eric Bogatin具有20多年从事信号完整性研究、进行互连设计和开展工程师培训的经验。作者在书中以独特的工程视角和入门式的切入方式揭示了信号完整性问题的根源，帮助读者尽可能在电子设计的初期找到信号完整性问题的解决方案。本书是他在信号完整性领域的一部力作，特色鲜明、可读性强，主要的读者对象是电子设计工程师。
    当前，电子系统与电路全面进入1 GHz以上的高速高频设计领域。在实现VLSI芯片、PCB 和系统设计功能的前提下，具有性能属性的信号完整性问题已经成为电子设计的一个瓶颈。国外在理论研究、工程实践和EDA软件方面都有很多建树。国内对信号完整性的研究也逐渐呈现出浓厚的热情，有了一定的基础，而对于大多数电子设计工程师来说，仍迫切需要一本系统性的实用教材。译者认为本书较适合于国内读者的需要，可以胜任这一角色。因此，我们尽快地将它奉献给了国内从事电子设计理论研究和工程开发的人员，推荐给从事信号完整性研究以及对信号完整性有兴趣的工程技术和管理人员。通过本书的学习，读者可以比较轻松地了解电气性能的实质和物理互连对信号完整性的影响，能够尽快掌握信号完整性设计技术。
    按照通常的说法，信号完整性分为芯片和PCB两个着眼点。二者原理上相通，但技术上有别，本书着眼的重点则是在PCB及IC封装设计上。该书从信号完整性的角度介绍工程师们既熟悉又新鲜的基本概念，将时域、频域、阻抗匹配、电阻、电容、电感、传输线、介质材料、差分技术等内容由浅入深地娓娓道来，将读者引入信号完整性研究的新天地。本书将电路互连对系统性能的影响归结为四类噪声问题：反射、串扰、轨道塌陷以及EMI；倾心推介了四种信号完整性研究分析途径：经验法则、解析近似、数值仿真、实际测量。全书用尽量少的笔墨进行了理论描述和数学推导，极力突出直观概念和工程实用性。
    由于国内此类书籍颇少，因此在专业术语方面还没有统一的译名，例如，作为互连造成的四种重要噪声之一的“rail collapse”，本书译为“轨道塌陷”等。像这样的问题都有待读者进一步指正。为了便于读者对中英文术语进行查阅对照，在本书最后以附录形式给出了书中主要的中英术语对照表。
    本书由西安电子科技大学电路CAD研究所研究信号完整性的教师和部分博士生、硕士生翻译并由李玉山审定。参与翻译和审校的人员有李丽平、侯彦宾、占志海、贾琛、张木水、刘利华、王崇剑、杨刚、李静澜、张静、薛蓉、白宇佳、李婷、董巧玲等。原书作者Eric博士在翻译过程中给予了热情帮助，并为中文版的出版专门作序。本书的出版也得到了国家自然科学基金（No.60172004）和教育部博士点基金（No.20020701003）的资助。译者在此一并表示感谢。
    本书可以作为电子通信类专业博士生和硕士生的课程教材，也可以作为电子系统与电路设计工程师研究信号完整性问题时的技术参考书。
    中文版序言
    The electronics industry is driven by a simple mantra: products will always evolve to be smaller, faster, cheaper, and developed in shorter and shorter design cycle times. This path was first established by Moore誷 Law. Now, expectations with the end users force all semiconductor product vendors to live up to this tradition. 
    Advances in photolithography and IC manufacturing technology, which drive Moore誷 Law, means the features sizes on-chip will always decrease. This has two important impacts. First, chips will always grow in the number of gates. This enables higher functionality in the same size chip and at the same cost. Second, as the gate channel length decreases, the switching time of each gate will decrease. Shorter switching time means shorter rise time for the output drivers and higher clock frequencies possible. All signal integrity problems get worse with shorter rise times.
    As a direct consequence of improved manufacturing methods, signal integrity will become an increasing problem for even the lowest cost chips. This is why we sometimes say, "There are two kinds of designers, those with signal integrity problems, and those that will have them."
    Signal integrity is about how the physical interconnects such as IC packages, circuit boards, connectors and cables, affect the quality of the signals and power distribution. These analog effects are often not well known to hardware designers. As rise times decrease below 1 nanosecond, interconnects are no longer transparent and the electrical effects of the interconnects may cause the product to fail.
    When we entered the 21st Century, we entered a new era for electronic products. Shrinking design cycle times means the product must work the first time. We do not have the luxury of multiple build-it, test-it, re-design-it loops. If signal integrity effects are not taken into account right at the beginning and designed out, products will fail. 
    A new design methodology must be used for companies to stay competitive. This new strategy incorporates implementing good signal integrity design practices and a habit of verifying the design with modeling, simulation and measurement tools. 
    I hope this book will start you on your path to mastering the skills required to stay competitive into the 21st Century.
    —Dr. Eric Bogatin, Olathe, Kansas   Oct 23, 2004
    www.BeTheSignal.com 
    中文版序言译文
    电子工业的发展受到简单经典法则的支配：摩尔定律最早给出了电子产品的这一发展方向—更小、更快、更便宜、研发周期更短。现在，终端用户的要求迫使所有的半导体产品供应商一定要遵循这个规律。
    支撑摩尔定律的光刻和IC制造工艺不断进步，这意味着片上特征尺寸的不断减小。这种减小产生两个深远影响：首先，芯片门数不断增加，以至于在同样成本、同样尺寸的芯片上可以有更强的功能。第二，当门的沟道长度减小时，门的开关时间会减少。短的开关时间意味着输出驱动器上升时间变短，时钟频率可以更高。这样，随着上升时间变短，所有与信号完整性相关的问题都变得更加严重。
    制造技术进步的一个直接后果是：即使低成本的芯片，也有信号完整性问题。所以我们说：“有两种设计师，一种是已经遇到了信号完整性问题，另一种是即将遇到信号完整性问题。”
    信号完整性研究物理互连（例如IC封装、电路板、接插件、电缆等）如何影响信号和电源分布的质量。硬件设计师非常有必要了解这些模拟效应。当上升时间下降到1纳秒以下时，互连就不再是透明的了，互连的电气效应将使得产品无法正常工作。
    21世纪是电子产品的新世纪。缩短设计周期意味着产品必须能做到首件工作正常。我们已经不再可能执行多次产品创建、测试、再设计的循环过程了。如果信号完整性问题不能从产品的开始到设计完成前认真加以解决，产品将无法正常工作。
    企业为了保持竞争性，必须采用新的设计方法学。这种新策略包括：采用新的信号完整性设计技术，对新的设计用建模、仿真和测量工具进行验证。
    我希望这本书能使你有机会掌握必要的技术，以便在21世纪继续保持竞争力。
    — Eric Bogatin博士
     2004年10月23日于美国堪萨斯州Olathe
    www.BetheSignal.com
    前        言
    通常，人们一提到印刷电路板（PCB）和IC封装设计，常常会想到电路设计、版图设计、CAD工具、热传导、机械工程和可靠性分析等。现在，随着现代数字电子系统突破1 GHz的壁垒，PCB板级设计和IC封装设计必须都要考虑到信号完整性和电气性能问题。
    凡是介入物理设计的人都可能会影响产品的性能。所有的设计师都应该了解设计如何影响信号完整性，至少能够和信号完整性专业的工程师进行技术上的沟通。
    传统的设计方法学是：根据要求研制产品样机，然后进行测试和调试。今天，产品的上市时间和产品的成本、性能同等重要，采用传统做法效率会很低。因为，一个设计如果在开始阶段不考虑信号完整性，就很难做到首件产品一次成功。
    在当今的“高速”世界里，从电气性能的角度看，封装和互连对于信号不再是畅通和透明的了。因此，需要新的设计方法学来保证产品设计的一次成功率。这种新的设计方法学立足于可预见性。为此，首先是要尽量应用已经成熟的在工程经验中积累的设计法则；其次是要对产品的性能做出预测和评估，并加以量化。这种工程设计途径是与猜测途径不同的，工程途径中要充分利用四种重要的技术工具：经验法则、解析近似、数值仿真工具和实际测量。在设计仿真过程中，还要尽可能早一点儿对产品的性能和成本做出评估和折中。在设计早期做出分析和折中处理对上市时间、产品成本和风险的影响最大。解决问题的途径可以归结为：首先分析信号完整性问题的起源，然后利用本书提供的工具找出最优的解决方案并加以验证。
    设计过程是充满直觉的过程，解决问题的灵感性源自想像力和创造性。如果人们头脑中首先涌现出一个好主意，然后凭借技术训练中提供的分析能力，就能进一步将这个好主意变成一个解决问题的实际方案。方案的最终验证肯定要进行计算机仿真，但是它毕竟代替不了我们的直觉。相反，只有对工作机理、原理、定义和各种可能性做到深入掌握，才有可能涌现出一个好的问题解决方案。所以，要做到能通过直觉推断去寻找问题答案，需要不断地提高理解力和想像力。
    本书强调解决问题的直觉途径。全书内容的安排就是为了使读者能够掌握从芯片、封装、电路板、接插件到连线电缆的所有互连设计及所用材料对电气特性的影响。
    商业报导中不完整、甚至矛盾的描述造成不少人的困惑，而这些人可以把本书当做学习的入门起点。那些对电子设计比较有经验的人，也可以通过本书的学习最终理解数学公式的真正物理含义。
    本书从最基本的参数术语出发进行论述。例如，传输线阻抗是一段互连线的基本电气特征，它描述出信号所感受到的互连线电气特征以及信号与互连线间的相互作用。大多数信号完整性问题来自三个参数项之间的混淆，它们是阻抗、特性阻抗以及信号所碰到的瞬态阻抗。甚至对于有经验的工程师来说，这三者的区别也是很重要的。本书没有使用复杂的数学描述，而是直接将这些概念及其含义介绍给读者。
    此外，我们站在基本层面上为读者介绍一些新的专题，而信号完整性方面的大多数其他书籍中并不涉及这个层次。这些专题有：局部电感（有别于回路电感）、地弹和EMI起因、阻抗、传输线突变、差分阻抗、有损线衰减导致眼图塌陷等。关注这类研究对于新的高速连接方案也是至关重要的。
    工程师为了能尽快找到解决问题的最佳方案，除了深入掌握基本原理之外，还必须拥有实用的商品化技术工具。这些工具一般分为两类：分析型和测量型。分析型指的是计算，测量型指的是通过测量完成表征与描述。本书介绍了多种这样的工具，给出了它们的使用指南和具体参数值的实例。
    目前有三类分析工具：经验法则、解析近拟和数值仿真。它们的准确度和难度各不相同。每一个都很有用，适用于不同场合。每个工程师都应该把这些工具放在身边备用。
    经验法则就是像“单位长度线段的自感大约是25 nH/in”这样的结论。如果最需要的是快速求解而不是精确求解，这些经验法则就显得特别有用。绝大多数场合下，信号完整性中的公式只能给出定义或者是近似表示。近似对于开拓设计空间、兼顾设计难度和性能指标是必需的。然而，随意过分的近似是有风险的。人们一般不会同意在近似程度未知的前提下安排一个月的时间，冒险用1万美元的代价去制作PCB电路板。
    如果提交设计时要求给出准确的结果，就必须用到数值仿真工具。在过去的五年里已经研制成功了一代全新的工具，这些新工具既好用又准确。它们可以预测特性阻抗、串扰、任意截面传输线的差分阻抗，也可以仿真出任意一种终端连接对信号的可能影响。使用新一代的工具不需要很高的学历，任何一个工程师都能从中受益。
    数值仿真的质量惟一地取决于元器件电气描述（即等效电路模型）的质量。工程师们都学过信息处理用的门电路模型，但是很少考虑互连线的电路模型。15年以前，互连对于信号还是畅通透明的。那时把互连看做是理想的导线，既没有阻抗，也没有延迟。后来考虑了这些参数项，就将它们表示成集总寄生参数。
    目前高速数字系统的时钟已经超过100 MHz，信号完整性问题使得首件产品很难做到一次成功。真实的连接线，包括键合线、封装引线、芯片引脚、电路板线条、接插件、连接电缆等，都是造成信号完整性问题的根源。为此，必须充分理解这些“模拟电路”效应，有针对性地设定参数值，进行全面的系统级仿真，然后再去制作硬件。这样就有可能做出鲁棒性好的产品，并尽快推向市场。
    本书从各种常见的系统中选取了一些实例，其内容涉及芯片内互连、键合线、倒装芯片接触点、多层电路板、DIP、PGA、BGA、QFP、MCM等连接件插件以及电缆。该书介绍的分析技术有助于设计工程师和项目负责人更好地理解芯片封装、电路板、接插件等无源互连元素对系统性能的影响。书中还给出了对重要电气参数以及技术折中方案进行工程评估的技术和方法。
    大多数教科书都强调理论推导和数学上的严格性。本书则侧重于直观的分析理解、实用技术以及工程实践。我们把电子工程和物理学的基本原理应用于封装和互连问题中，构建出理解问题的基本框架和解决问题的方法学。本书采用时/频域测量、二/三维场求解器、传输线仿真、电路仿真器以及解析近似等多种技术和工具来建造经过验证的封装和互连的等效电路模型。
    这里着重关注模型的两个特征：它的精度如何及它的带宽如何。回答这些问题的惟一途径是测量。只有通过测量才能够极大地降低设计风险。
    全书介绍了三类测量仪器，并对测量数据加以解释。这三类仪器是：阻抗分析仪，矢量网络分析仪（VNA）以及时域反射计（TDR）。书中通过对真实的互连进行测量的实例（包括IC封装、印刷电路板、电缆和接插件）来阐明测量原理并对这类表征型工具的输出测量值加以解释。
    本书面向具有不同专业技能和培训背景的人员，包括设计工程师、项目负责人、销售和市场部经理、工艺研发人员和科学家。书中阐述的要点是：高速数字系统的互连设计的难点是什么，以及需要克服哪些技术障碍才能在高频时正常工作。
    我们基于电子工程和物理学的原理来分析数字信号通过整个互连段时引起的信号完整性问题。引入等效互连电路模型的概念是为了给出性能预测的量化指标。本书的大量篇幅是用这种电路模型来分析互连对系统电气性能的影响，这些影响可以归结为四类噪声问题：反射、串扰、轨道塌陷以及EMI。
    本书的素材是作者讲授短期和整学期系列课程时的教材。授课对象是芯片封装、电路PCB板组装和系统设计方面的工程师。这些人需要在设计时考虑互连对电气性能的影响。书中提供的基础知识有助于理解物理几何尺寸和材料特性的设计如何影响电气性能。
    关于信号完整性至少应该记住下列一些重要原则。这里给出的是条目纲要，在后面将给出进一步的详尽论述。
    信号完整性问题的十个基本原则
    1. 提高高速产品设计效率的关键是：充分利用分析工具来实现准确的性能预测；使用测量手段来验证设计过程、降低风险、提高设计工具的可信度。
    2. 将问题实质与表面现象剥离开的惟一可行的途径就是采用经验法则、解析近似、数值仿真技术或者测量工具来获得数据，这是工程实践的本质要素。
    3. 任何一段互连线，不论线长和形状如何，也不论信号的上升时间如何，都是一个由信号路径和返回路径构成的传输线。一个信号在沿着互连线前进的每一步中，都会感受到一个瞬态阻抗。如果瞬态阻抗为常数，就像传输线具有均匀的横截面一样，则其信号质量将会获得奇迹般的改善。 
    4. 把“接地”这一术语忘掉，因为它所造成的问题比用它来解决的问题还要多。每一路信号都有返回路径。抓住“返回路径”, 像对待信号路径一样去寻找并仔细处理返回路径，这样有助于培养解决问题的直觉能力。
    5. 当电压变化时电容上就有电流流动。对于信号的陡峭边，即使电路PCB板边缘和悬空导线之间的空气隙形成的边缘线电容也可能拥有很低的阻抗。
    6. 电感与围绕电流周围的磁力线匝数有本质的联系。只要电流或者磁力线匝数发生改变，在导线的两端就会产生电压。这一电压导致了反射噪声、串扰、开关噪声、地弹、轨道塌陷以及EMI。
    7. 当流经接地回路电感上的电流变化时，在接地回路导线上产生的电压称为地弹。它是造成开关噪声和EMI的内部机理。
    8. 以同频率的方波作为参照，信号带宽是指有效正弦波分量的最高频率值。模型的带宽是指在这个最高的正弦频率上，模型仍然能够用来准确地预测互连的实际性能。在使用模型进行分析时，一定不要让信号的带宽超过模型的带宽。
    9. 记住，除了少数情况之外，信号完整性中的公式给出的是定义或者近似。在特别需要准确性的场合就不要使用近似。
    10. 有损传输线引起的问题就是上升边变差。由于趋肤深度和介质损耗，损耗会随着频率的升高而增加。如果损耗随着频率的升高而保持不变，那么上升时间就不会发生变化，这时的有损线只是增添了一些损耗而已。
    11. 影响研发进度并造成产品交货推迟，就是企业付出的最昂贵的代价。

读者书评

欢迎您对我社的图书发表您的高见！